PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-099188

(43) Date of publication of application: 07.04.2000

(51)Int.CI.

G06F 1/06

(21)Application number: 10-265046

(71)Applicant: FUJITSU LTD

(22) Date of filing:


18.09.1998

(72)Inventor: SHIBAZAKI SHOGO

(54) CLOCK SWITCHING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To make settable more frequencies without making a clock switching circuit large in scale by extracting pulses of a master clock signal every time a specific time has passed after a set value corresponding to target synchronism is reached. SOLUTION: A setting means 4 sets the value corresponding to a clock signal of desired frequency and a counting means 2 once counting pulses of MCLK by the value set by the setting means 4 outputs a carry signal having the same width as the synchronism of MCLK. An extracting means 3 inputs MCLK and outputs the pulses of MCLK each time the counting means 4 outputs the carry signal. According to the set value of the setting means 4, the master clock signal is switched to



one of clock signals of synchronism, so the need for a circuit which generates clock signals of different frequencies at the same time and a circuit which selects a desired clock signal among clock signals is eliminated. Further, since the clock signal is switched in timing synchronizing with the master clock signal, no hazard is caused even when the set value is varied.

LEGAL STATUS

[Date of request for examination]

30.07.2001

Searching PAJ Page 2 of 2

[Date of sending the examiner's decision of 02.09.2003 rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's 2003-19335 decision of rejection]

[Date of requesting appeal against examiner's 02.10.2003 decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-99188 (P2000-99188A)

(43)公開日 平成12年4月7日(2000.4.7)

(51) Int.Cl.7

酸別記号

FΙ

テーマコード(参考)

G06F 1/06

G06F 1/04

310A 5B079

審査請求 未請求 請求項の数7 OL (全 7 頁)

特願平10-265046	(71)出願人	000005223
		富士通株式会社
平成10年9月18日(1998.9.18)		神奈川県川崎市中原区上小田中4丁目1番
		1号
	(72)発明者	柴崎 省吾
		神奈川県横浜市港北区新横浜二丁目15番16
		株式会社富士通コンピュータテクノロジ
		内
	(74)代理人	100072590
		弁理士 井桁 貞一
	Fターム(参	考) 5B079 BA03 BB01 BC01 DD03 DD06
		DD17
		平成10年9月18日(1998.9.18) (72)発明者 (74)代理人


(54) 【発明の名称】 クロック切替回路

(57)【要約】

【課題】 回路の大規模化を招くことなく、多様な周期のクロック信号を生成可能にするとともに、ハザードの発生を抑えるクロック切替回路提供する。

【解決手段】 所望の周波数に対応する値を格納する設定手段4と、マスタクロックを計数する計数手段2と、計数手段2が設定手段4に格納された値を計数する毎に、マスタクロックを所定時間遅延して抽出する抽出手段3を設ける。

本発明のクロック切替回路のブロック図



1

【特許請求の範囲】

【請求項1】 マスタクロック信号を該マスタクロック 信号の整数倍の周期を有するクロック信号に切り替える クロック切替回路において、

マスタクロック信号のバルスを計数する計数手段と、前記計数手段における計数値が前記設定手段の設定値に達する毎に、マスタクロック信号のバルスを抽出する抽出手段と、を有することを特徴とするクロック切替回路。

【請求項2】 前記抽出手段は、前記計数手段における計数値が前記設定手段の設定値に達してから所定時間後にマスタクロック信号を抽出する遅延手段を有することを特徴とする請求項1に記載のクロック切替回路。

【請求項3】 前記計数手段は、前記設定手段における 設定値だけ計数するとキャリー信号を出力し、

遅延手段は、前記キャリー信号を所定時間だけ遅延させることを特徴とする請求項2に記載のクロック切替回

88

【請求項4】 前記抽出手段は、前記遅延手段において 遅延されたキャリー信号の出力期間中に発生するマスタ クロック信号のパルスを抽出することを特徴とする請求 項3に記載のクロック切替回路。

【請求項5】 前記抽出手段は、前記計数手段のキャリー出力をマスタクロックのバルスの幅以上遅延させることを特徴とする請求項3に記載のクロック切替回路。

【請求項6】 前記計数手段は、マスタクロック信号のバルスの一方のエッジで該バルスを計数し、前記抽出手段は、マスタクロック信号の他方のエッジで前記キャリー信号をラッチするフリップフロップを有することを特徴とする請求項5に記載のクロック切替回路。

【請求項7】 前記抽出手段は、前記フリップフロップの出力とマスタクロック信号の論理積をとるアンド回路を有することを特徴とする請求項6に記載のクロック切替回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、回路動作の基本信号となるクロック信号を生成する回路に関し、特に、クロック信号を、設定可能な複数の周波数の中の所望の周波数を有するクロック信号に切り替える回路に関する。情報処理装置内の回路で消費される電力を抑える方法の一つとして、回路の動作速度を遅くする方法がある。回路の動作速度を遅くするとで実現でき、クロック信号を所望の周波数を遅くするとで実現でき、クロック信号を所望の周波数を有するクロック信号に切り替える種々の回路が知られている。

[0002]

【従来技術】図6に第1の従来のクロック切替回路を示 50 ク切替回路を示す。

す。図6において、51はクロック生成回路、52は設定レジスタ、53はセレクタである。クロック生成回路51は、複数の周波数のクロック信号を生成し、各周波数のクロック信号をセレクタ53に出力する。設定レジスタは52はnビットのデータが格納されるレジスタであり、目標とするクロック周波数に対応する値が格納される。セレクタ53は、クロック生成回路51が生成した複数の周波数のクロック信号の中から、設定レジスタに格納された値に対応する周波数のクロック信号を選択10する。

【0003】ここで、クロック生成回路51は、4種類の周波数のクロック信号CLK0~CLK3を生成し、設定レジスタ52は、4種類のクロック信号を設定可能にすべく、2ビットの値を格納するものとする。図7は、第1の従来のクロック切替回路における動作タイムチャートである。図7を用いて、クロック信号をCLK1からCLK2、CLK2からCLK1に切り替える動作を説明する。

【0004】設定レジスタ52の値がCLK1に対応す 20 る「01」が格納されている間、セレクタ53はCLK 1を選択的に出力する。クロック信号の切替は、ユーザーの要求、或いはCPUの判断によって発生する。クロック信号をCLK1からCLK2に切り替える指示が発生すると、設定レジスタ52の値がCLK1を示す「00」からCLK2を示す「01」に変更される。レジスタ53は、設定レジスタ52に格納される値が変化したことに応答して、CLK2を選択的に出力する。

【0005】また、CLK2からCLK1に戻す指示が発生すると、設定レジスタ52の値は「01」から「00」に戻り、セレクタ53は、設定レジスタ52に格納される値の変化に応答して、CLK1を選択的に出力する。図6に示される第1の従来のクロック切替回路では、設定レジスタ52の値が変化した瞬間にクロック信号が切り替わる構成である。従って、設定値の変化のタイミングによっては、セレクタ53の出力にハザードが発生し、セレクタ53から出力されるクロック信号を受けて動作する回路が誤動作するという問題が生じる。例えば、選択したいクロック信号のパルスが立ち下がる直前に、そのクロック信号を指定する値が設定レジスタ52に設定されると、わずかな時間幅を持つパルス(ハザード)がセレクタ53から出力される。

【0006】また、設定可能な周波数の種類を増やすとクロック生成回路51が大規模化し、多数のクロック信号の中から所定の1つを選択するセレクタも複雑化且つ大規模化するという問題が生じる。上記問題を解決するため、一定の周波数を持つマスタクロック信号のバルスを設定された時間が経過する毎に抽出することにより、希望の周波数を持つクロック信号を生成するクロック切替回路が存在する。図8に、第2の従来におけるクロック切りをできる。図8に、第2の従来におけるクロック切りである。図8に、第2の従来におけるクロック切りである。図8に、第2の従来におけるクロック切りである。図8に、第2の従来におけるクロック切りである。図8に、第2の従来におけるクロックの表表である。図8に、第2の従来におけるクロックに対象をできます。

3

【0007】図8において、61はマスタクロック発生回路、62はカウンタ、63は設定レジスタ、64はアンド回路である。ここで、クロック発生回路61は或る周波数を持つマスタクロック信号を出力し、カウンタ62はマスタクロック発生回路61が発生するパルスを計数する。設定レジスタ63には、希望の周波数に対応する数値が格納され、カウンタ62は設定レジスタ63に設定された値だけマスタクロック信号のパルスを計数するとキャリー信号を出力する。アンド回路64は、クロック発生回路61のクロックパルスとカウンタ62のキ 10キリー信号の論理積をとる。

【0008】よって、図9のクロック切替回路は、マスタクロック発生回路61が出力するバルスを、設定レジスタ63に格納された値に応じた時間間隔で抽出することにより、所定の周波数のクロック信号を生成する。図9のクロック切替回路によると、マスタクロック発生回路は、或る1つの周波数のバルスを発生すればよいため、回路の小型化が実現できる。また、クロック信号が切り替わるタイミングは、設定レジスタへの値の格納のタイミングに依存せず、マスタクロック信号に同期する。

[0009]

【発明が解決しようとする課題】しかし、カウンタ62が出力するキャリー信号の立上がり及び立下がりは、図10に示すようにマスタクロック信号のバルスの立ち上がりよりも僅かな時間だけ遅れる。その結果、抽出されるパルスの幅が若干短くなるほか、間引かれるはずのバルスとキャリー信号とが僅かな時間だけ重なってしまい、微小時間だけ出力される。従って、図9に示されるクロック切替回路を用いても、依然としてハザードの発 30生の問題が残った。

【0010】本発明では、上記問題点を解決すべく、回路の大規模化を招くことなく、より多くの周波数の設定が可能となるクロック生成回路を提供するとともに、クロック信号の切り替えを最適なタイミングで実行し、クロック信号にハザードを発生させないクロック切替回路を提供することを目的とする。

[0011]

【課題を解決する手段】本発明の請求項1のクロック切替回路は、クロック信号の目標周期に対応する値を設定 40する設定手段と、マスタクロック信号のパルスを計数する計数手段と、計数手段の計数値が設定手段の設定値に達してから所定時間経つ毎に、マスタクロック信号のパルスを抽出する抽出手段とを備える。

【0012】請求項1の発明によると、設定手段の設定値に応じて、マスタクロック信号を複数の周期の何れか1つの周期のクロック信号に切り替えるため、複数の周波数のクロック信号を同時に生成する回路も、複数のクロック信号から所望の1つを選択する回路も不要となる。また、設定手段への値の設定のタイミングによら

ず、マスタクロック信号に同期したタイミングでクロック信号が切り替わるため、クロック信号の出力期間中に設定値が変更してもハザードは発生しない。更に、クロックバルスは、計数手段が設定手段における設定値だけ計数する毎に発生するため、間引かれるはずのマスタクロック信号のバルスが出力されることはなく、ハザードの発生が完全に抑えられる。

【0013】 請求項2の発明では、計数手段における計数値が設定手段に設定された値だけ計数してから所定時間後にマスタクロック信号を抽出する遅延手段を備える。請求項2の発明によると、マスタクロックの抽出のタイミングが、計数手段における設定値の計数の完了からずれる。請求項3の発明では、計数手段が設定手段における設定値だけ計数する毎に所定時間幅のキャリー信号を出力し、遅延手段によってキャリー信号が遅延される。

【0014】請求項3の発明によると、キャリー信号の位相がマスタクロック信号の位相よりずれる。請求項4の発明では、遅延されたキャリー信号の出力期間中に発20 生するマスタクロックバルスを抽出する。請求項4の発明によると、遅延されたキャリー信号の位相がマスタクロック信号とずれているため、キャリー信号とマスタクロック信号のバルスとの微妙なタイミングのずれが吸収され、抽出されるバルスの幅をマスタクロック信号のバルス幅に一致させることができる。

【0015】請求項5の発明では、抽出手段は、計数手段のキャリー出力をマスタクロック信号のパルスの幅以上遅延する。請求項5の発明によると、1回のキャリー信号と重なるマスタクロック信号のパルスを1つだけとすることができるため、微小期間だけキャリー信号と重なるマスタクロック信号のパルスがなくなり、ハザードの発生が防止できる。

【0016】請求項6の発明では、計数手段は、マスタクロック信号のパルスの一方のエッジでパルスを計数し、抽出手段は、マスタクロック信号のパルスの他方のエッジでキャリー出力をラッチする。請求項6の発明によると、キャリー出力をマスタクロック信号のパルス幅以上遅延することができ、上述したように、ハザードの発生が防止される。

【0017】請求項7の発明では、抽出手段は、フリップフロップの出力とマスタクロック信号の論理積をとるアンド回路を有する。請求項7の発明によると、マスタクロック信号の整数倍の周期を持ち、マスタクロック信号のバルスと同じ幅を持つクロック信号が出力される。【0018】

【発明の実施の形態】図1に、本発明のクロック切替回路の概念図を示す。図1において、2は計数手段、3は抽出手段、4は設定手段である。計数手段2は、一定の幅および一定の周期のマスタクロック信号(MCLK) のパルスを計数する。設定手段4は、所望の周波数のク

ロック信号に対応する値を設定し、計数手段2は、設定 手段4が設定した値だけMCLKのパルスを計数すると MCLKの周期と同じ幅のキャリー信号を出力する。抽 出手段3は、MCLKを入力し、計数手段4がキャリー 信号を出力する毎にMCLKのパルスを出力する。

【0019】図2に本発明の実施の形態におけるクロッ ク切替回路を示す。図2に示されるように、マスタクロ ック信号は、マスタクロック生成回路1から出力され、 設定手段4はnビットのレジスタ41からなり、計数回 手段はnビットのカウンタ21からなる。レジスタ41 10 に格納された第 $n(n=0, 1, \dots k)$ ビット目の データは、カウンタ21の対応するデータ入力端子DT nに反転されてロードされる。ロードされるタイミング は、ロード端子LDへの入力がアクティブの状態、即 ち、キャリー端子RCからの出力がアクティブの状態に あるときに、MCLKがアクティブになるときである。 【0020】カウンタ21は、MCLKがアクティブと なるタイミングでカウントアップし、カウンタの出力が 全て論理「1」になるキャリー端子RCからの出力がア クティブとなる。カウンタ21にはレジスタ41に格納 20 されたデータを反転した値がロードされるため、カウン タ21がレジスタ41に格納された値だけMCLKをカ ウントする毎に、キャリー端子RCの状態がアクティブ となる。キャリー端子RCがアクティブの状態でMCL Kがアクティブになると、上述のように、レジスタ41 に格納されたデータが再びカウンタ21にロードされ

【0021】抽出手段3は、カウンタ21が出力するキ ャリー信号をラッチするフリップフロップ (FF) 31 アンド回路32を含んでなる。 FF31は、キャリー信 号をMCLKの立ち下がりのタイミングでラッチする。 即ち、FF31からは、MCLKの幅だけ遅延されたキ ャリー信号が出力端子Qから出力される。

【0022】アンド回路32においては、FF31の出 力端子Qからの信号とMCLKとの論理積がとられ、F F31の出力端子Qからアクティブな信号が出力されて いる期間に限ってアンド回路32に入力されるMCLK がクロック信号として出力される。以上に述べたクロッ ク切替回路の動作を要約すると、レジスタ41 に格納さ 40 れた値だけパルスが間引かれたMCLKがアンド回路3 2から出力される。

【0023】図3ないし図5は、図2に示されたクロッ ク切替回路におけるタイムチャートである。 図2 に示さ れるレジスタ41は4ビットのデータを格納し、カウン タ21を4ピットのデータを計数するものとし、レジス タ41に格納される値が16進数で「0」,「1」およ び「2」のときのクロック切替回路の動作を以下に説明

【0024】図3は、レジスタ41に格納されるデータ 50 変化する。

が「0」であるときのタイムチャートである。まず、時 刻 t 0 でカウンタ2 1 および F F 3 1 にリセットがかか り、カウンタ21の出力ビットの全てがアクティブな状 態、即ち、カウンタ21の出力は「F」となり、キャリ 一端子RCはアクティブな信号を出力する。また、FF 31の出力端子Qもアクティブな信号を出力する。

【0025】そして、時刻tlにおいて、MCLKがア クティブとなる。とのとき、キャリー端子RCはアクテ ィブであるからロード端子LDもアクティブであり、レ ジスタ4] に格納された値「0」の反転値である「F」 がカウンタ21にロードされる。その結果、カウンタ2 1の出力は「F」を維持し、キャリー端子RCもアクテ ィブの状態を維持する。

【0026】時刻t2になると、MCLKがネガティブ となり、FF31はキャリー端子RCから出力される信 号をラッチするが、時刻t2において、キャリー端子R Cはアクティブの状態であるので、FF31の出力端子 Qもアクティブの状態が維持される。以降も、MCLK がアクティブとなる毎に、レジスタ41に格納された値 「O」の反転値「F」がカウンタ21にロードされるた め、カウンタ21のキャリー端子RCはアクティブな状 態を維持し続ける。従って、FF31の出力端子Qもア クティブな状態を維持し続け、アンド回路32の一方の 入力は常にアクティブとなる。よって、アンド回路32 に入力されるMCLKは間引かれることがなく、クロッ ク切替回路は、MCLKをクロック信号としてアンド回 路32から出力する。

【0027】図4は、レジスタ41に格納されるデータ が「1」であるときのタイムチャートである。まず、時 と、このFF31の出力およびMCLKの論理積をとる 30 刻t0でカウンタ21およびFF31にリセットがかか り、カウンタ21の出力ビットの全てがアクティブな状 態、即ち、カウンタ21の出力は「F」となり、キャリ 一端子RCはアクティブな信号を出力する。また、FF 31の出力端子Qもアクティブな信号を出力する。

> 【0028】そして、時刻t1においてMCLKがアク ティブとなる。このとき、キャリー端子RCはアクティ ブであるからロード端子LDもアクティブであり、レジ スタ41に格納された値「1」の反転値「E」がカウン タ21にロードされる。従って、カウンタ21の出力は 「E」となり、キャリー端子RCはネガティブな状態へ と反転する。

【0029】時刻t2において、MCLKがネガティブ となり、FF31はキャリー端子RCから出力される信 号をラッチするが、時刻t2において、キャリー端子R Cはネガティブな状態であるため、FF31の出力端子 Qもネガティブな状態へと変化する。時刻t 3でMCL Kがアクティブとなり、カウンタ21はカウントアップ アップ動作を行う。その結果、出力が「E」から「F」 へと変化し、キャリー端子RCはアクティブな状態へと

【0030】時刻t4において、MCLKはネガティブ となり、FF31はキャリー端子RCから出力される信 号をラッチするが、時刻 t 4 において、キャリー端子R Cはアクティブな状態であるため、FF31の出力端子 Qもアクティブな状態へと変化する。時刻 t 5 におい て、MCLKがアクティブとなる。このとき、キャリー 端子RCはアクティブであるからロード端子LDもアク ティブであり、レジスタ41に格納された値「1」の反 転値「E」がカウンタ21にロードされる。従って、カ ネガティブな状態へと反転する。

【0031】時刻t6において、MCLKがネガティブ となり、FF31はキャリー端子RCから出力される信 号をラッチするが、時刻 t 6 において、キャリー端子R Cはネガティブな状態であるため、FF31の出力端子 Qもネガティブな状態へと変化する。以上のように、レ ジスタ41に「1」が設定されると、キャリー端子RC はMCLKの周期の2倍の周期でアクティブとなり、こ れに伴い、FF31の出力端子QもMCLKの周期の2 は、クロック信号としてMCLKのパルスを1個おきに 出力する。

【0032】図5は、レジスタ41に格納されるデータ が「2」であるときのタイムチャートである。まず、時 刻 t 0 でカウンタ2 1 および F F 3 1 にリセットがかか り、カウンタ21の出力ビットの全てがアクティブな状 態、即ち、カウンタ21の出力は「F」となり、キャリ ー端子R Cはアクティブな信号を出力する。また、F F 31の出力端子Qもアクティブな信号を出力する。

【0033】そして、時刻 t 1 においてMCLKがアク 30 ティブとなる。このとき、キャリー端子RCはアクティ ブであるからロード端子LDもアクティブであり、レジ スタ41に格納された値「2」の反転値「D」がカウン タ21にロードされる。従って、カウンタ21の出力は 「D」となり、キャリー端子RCはネガティブな状態へ と反転する。

【0034】時刻t2において、MCLKがネガティブ となり、FF31はキャリー端子RCから出力される信 号をラッチするが、時刻t2においては、キャリー端子 子Qもネガティブな状態へと変化する。時刻t3でMC LKがアクティブとなり、カウンタ21はカウントアッ プアップ動作を行う。その結果、出力が「D」から 「E」へと変化するが、キャリー端子RCはネガティブ

な状態を維持する。

【0035】時刻t4において、MCLKはネガティブ となり、FF31はキャリー端子RCから出力される信 号をラッチするが、時刻t4において、キャリー端子R Cはネガティブな状態であるため、FF31の出力端子 Qもネガティブの状態を維持する。時刻 t 5 において、 MCLKがアクティブとなる。カウンタ21はカウント アップアップ動作を行う。その結果、出力が「E」から 「F」へと変化し、キャリー端子RCはアクティブな状 態に変化する。

【0036】時刻t6において、MCLKはネガティブ となり、FF31はキャリー端子RCから出力される信 号をラッチするが、時刻t6において、キャリー端子R Cはアクティブな状態であるため、FF31の出力端子 Qもアクティブな状態へと変化する。時刻 t 7におい ウンタ21の出力は「E」となり、キャリー端子RCは 10 て、MCLKがアクティブとなる。このとき、キャリー 端子RCはアクティブであるからロード端子LDもアク ティブであり、レジスタ41に格納された値「2」の反 転値「D」がカウンタ21にロードされる。従って、カ ウンタ21の出力は「D」となり、キャリー端子RCは ネガティブな状態へと反転する。

【0037】時刻t8において、MCLKがネガティブ となり、FF31はキャリー端子RCから出力される信 号をラッチするが、時刻t8において、キャリー端子R Cはネガティブな状態であるため、FF31の出力端子 倍の周期でアクティブとなる。従って、アンド回路32 20 Qもネガティブな状態へと変化する。以上のように、レ ジスタ41に「2」が設定されると、キャリー端子RC はMCLKの周期の3倍の周期でアクティブとなり、こ れに伴い、FF31の出力端子QもMCLKの周期の3 倍の周期でアクティブとなる。従って、アンド回路32 は、クロック信号としてMCLKのパルスを2個おきに 出力する。

> 【0038】なお、上述の実施の形態においては、カウ ンタ21はカウントアップ方式をとり、レジスタ41に 格納された値だけMCLKのパルスを計数するとカウン ト値が「F」となったが、カウンタ21をカウントダウ ン方式を採用してもよい。カウントダウン方式を採用す ると、カウンタ21はレジスタに格納された値を減数 し、カウント値が「0」になるとキャリー信号を出力す る。

[0039]

【発明の効果】本発明によると、マスタクロック信号の パルスを所定の時間おきに抽出することにより、任意の 周波数のクロック信号を得るため、複数のクロック信号 を同時に生成する回路やクロック信号を選択する回路が RCはネガティブな状態であるため、FF31の出力端 40 不要となり回路規模の縮小される。また、パルスを抽出 するタイミングが、マスタクロック信号のパルスの立ち 下がり直前或いは立ち上がり直後と重ならないように設 定されるため、ハザードが生じることが無い。従って、 装置の正常な動作が保証され、信頼性が向上するという 効果を奏する。

【図面の簡単な説明】

【図1】本発明におけるクロック切替回路の概念図であ る。

- 【図2】本発明のクロック切替回路の詳細図である。
- 【図3】本発明の第1の実施の形態におけるタイムチャ

10

ートである。

【図4】本発明の第2の実施の形態におけるタイムチャートである。

9

【図5】本発明の第3の実施の形態におけるタイムチャートである。

【図6】本発明の第1の従来におけるクロック切替回路 を示す図である。

【図7】本発明の第1の従来におけるクロック切替回路 のタイムチャートある。

【図8】本発明の第2の従来におけるクロック切替回路 10 を示す図である。 *

* [図9] 本発明の第2の従来におけるクロック切替回路 のタイムチャートである。

【符号の説明】


- 1 マスタクロック生成回路
- 2 計数手段
- 3 抽出手段
- 4 設定手段
- 21 カウンタ
- 31 フリップフロップ
- 32 アンド回路
- 41 レジスタ


【図1】

本発明のクロック切替回路のプロック図

【図2】


本発明の実施の影聴におけるクロック切替回路






【図3】

本発明の第1の実施の形態におけるタイムチャート




【図4】

本発明の第2の実施の影節におけるタイムチャート




【図5】

· · · ·




【図7】

第1の従来のクロック切替回路におけるタイムチャート




[図9]

第2の従来のクロック切替回路におけるタイムチャート



【図6】

本発明の第1の従来のクロック切替回路



【図8】

第2の従来のクロック切替団路を示す図

